Library Automation and Digital Archive
LONTAR
Fakultas Ilmu Komputer
Universitas Indonesia

Pencarian Sederhana

Find Similar Add to Favorite

Call Number DIS-008 (Softcopy DIS-003) Source Code Dis-002
Collection Type Disertasi
Title Perbaikan Kinerja Algoritma Triangulasi Delaunay Sekuensial dan Implementasinya pada Sistem Komputasi Paralel Berbasis PC
Author Eko Sediyono;
Publisher Depok: Fakultas Ilmu Komputer UI, 2006
Subject Triangulasi Delaunay
Location
Lokasi : Perpustakaan Fakultas Ilmu Komputer
Nomor Panggil ID Koleksi Status
DIS-008 (Softcopy DIS-003) Source Code Dis-002 TERSEDIA
Tidak ada review pada koleksi ini: 13607
Triangulasi Delaunay (TD) D2 banyak digunakan untuk menginter polasi atau merekonstruksi bentuk permukaan obyek dengan cara membentuk jala-jala segitiga yang menutup permukaan obyek. Jala-jala segitiga dibentuk dari titik-titik sampel yang menjadi ciri-ciri permukaan obyek tersebut. TD menerapkan uji legalitas (incircle property) untuk mendapatkan segitiga yang efisien. Selama ini uji legalitas tersebut menggunakan metode persamaan linear (eliminasi Gauss) dan metode determinan yang tidak memperhatikan kemungkinan terdapatnya bagian obyek yang teratur seperti segiempat atau segitiga (metode bruteforce). Padahal uji incircle untuk bagian obyek seperti itu dapat diperbaiki sehingga diharapkan mempercepat proses secara keseluruhan. Oleh karena itu, dalam disertasi ini diusulkan metode uji incircle selektif yang dalam prosesnya memperhatikan keteraturan titik-titik yang akan ditriangulasi. TD sekuensial dibuat berdasarkan algoritma divide and conquer (DC) dan dengan menggunakan struktur data quad-edge yang disederhanakan. Dari hasil uji coba TD DC dengan metode uji incircle selektif lebih baik dari pada TD DC dengan metode uji incircle bruteforce. Percepatannya mulai tampak berbeda nyata minimal dengan proporsi random 50% dan grid 50%. Hasil uji coba dengan menggunakan struktur data quad-edge yang disederhanakan yang dinyatakan dengan linked-list dan digunakan pada TD DC sekuensial dapat menghemat memori sampai dengan 50% bila dibandingkan dengan penggunaan array. Dalam upaya untuk lebih mempercepat proses, implementasi TD DC paralel dilakukan dengan MPICH dan PVM. Kedua piranti ini dipilih karena pada saat ini kedua piranti paralel tersebut menjadi standar de facto. Pada jaringan komputer PC yang terdiri dari 32 PC Pentium IV dengan memori masing-masing 256 MB, dan dengan sistem operasi Windows 2000, implementasi TD DC paralel dengan MPICH memberikan speedup sebesar 1.09 untuk kasus jumlah prosesor 2, sedangkan implementasinya dengan PVM tidak memberikan speedup. Hal ini disebabkan karena dalam PVM tidak tersedia fasilitas struktur data buatan yang dapat menampung linked-list, sehingga harus dilakukan konversi data dari struktur data linked-list ke struktur data array yang setara, dan sebaliknya. Untuk mengatasi masalah ini disarankan untuk menggunakan mesin tightly coupled shared memory.